Mon ÉTS  |  Bibliothèque  |  Bottins  |  Emplois  |  Intranet  |  ENGLISH
2008  

Systèmes embarqués

Un doctorant de l'ÉTS se distingue lors d'un congrès international

17 janvier 2008
FPGA de Xilinx avec 400 000 portes et une fréquence de 50 Mhz
René Gagné, étudiant au doctorat à l’ÉTS, a remporté le prix de la meilleure présentation de doctorant lors de l’École d'hiver francophone sur les technologies de conception des systèmes embarqués hétérogènes (FETCH), du 7 au 9 janvier dernier au Château Montebello.

La maîtrise de l'hétérogénéité des systèmes embarqués par les technologies de conception est un défi incontournable. FETCH réunit chaque année des scientifiques et des professionnels souhaitant partager et échanger les connaissances les plus récentes sur les techniques de modélisation, de validation et de synthèse des systèmes embarqués.

Le congrès, organisé par l’École Polytechnique de Montréal et l’École Centrale Lyon, est constitué de présentations plénières d'experts industriels et universitaires invités ainsi que de présentations de travaux de doctorants.

René Gagné termine une thèse intitulée Jadis synchrone, bientôt GALS : l’hétérogénéité des architectures de FPGA. Il est sous la direction de Claude Thibeault, professeur au Département de génie électrique, et Jean Belzile, maintenant directeur de la recherche et des relations avec l’industrie.

Les FPGA (Field-programmable gate array, ou Réseau de portes programmables in situ) commerciaux sont des circuits intégrés logiques programmables. Ils sont utilisés par un nombre croissant de concepteurs, car ils offrent un environnement de prototypage et de réalisation attirant pour les conceptions synchrones, c'est-à-dire les systèmes cadencés par un ou des signaux d’horloge qui sont diffusés à la grandeur du circuit. Ces signaux jouent un peu le rôle de métronomes. Une des conditions nécessaires au bon fonctionnement de tels systèmes est que les impulsions d’un signal d’horloge arrivent pratiquement en même temps sur toute la surface du circuit. On parle ici d’une différence que quelques picosecondes. Plusieurs chercheurs prévoient que d’ici quelques années, il sera difficile de respecter cette condition et qu’il faudra alors se tourner vers d’autres stratégies de synchronisation, incluant les stratégies dites asynchrones pour lesquelles ce ne sont plus des signaux d’horloge qui régissent les transferts d’information entre les modules. Or, les FPGA existants ne sont pas en mesure de supporter de manière fiable ces stratégies de transfert asynchrones. En effet, l’architecture sous-jacente de ces composantes pourrait faire surgir des erreurs lors de ces transferts, en particulier pour les applications exigeant des circuits de grandes tailles ou des fréquences de fonctionnement élevées. René Gagné propose donc une architecture compatible avec les FPGA existants et qui supporte les transferts asynchrones d’information.

Les 12 doctorants européens et canadiens sélectionnés pour participer au FETCH devaient présenter leur thèse à l’assistance, puis répondre aux questions. Par la suite, les participants étaient invités à jeter un coup d’œil aux affiches et à rencontrer les doctorants pour leur poser d’autres questions. René Gagné a séduit les participants par la qualité de son travail et la précision de ses réponses.

Voir aussi :
Site du FETCH 2008
Pour information
Sébastien Langevin
Service des communications
514-396-8664

NouvellesFil RSS